OSD DEVICE, CODING VIDEO DECODING DEVICE USING IT, AND DIGITAL BROADCAST RECEIVING DEVICE USING THE DECODING DEVICE

Publication number: JP2000347638 (A)

Publication date:

2000-12-15

Inventor(s):

KOMI HIRONORI; TERUI KOICHI; IWATA KENICHI; TORIGOE

SHINOBU; OKU MASUO; KOREEDA HIROYUKI

Applicant(s):

HITACHI LTD

Classification:

- international:

H04N5/445; G09G5/00; G09G5/12; G09G5/377; G09G5/391; H04N5/46; H04N7/025; H04N7/03; H04N7/035; H04N5/445; G09G5/00; G09G5/12; G09G5/36; H04N5/46; H04N7/025; H04N7/03; H04N7/035; (IPC1-7): G09G5/00; G09G5/00; G09G5/12; G09G5/377; G09G5/391; H04N5/445; H04N5/46;


H04N7/025; H04N7/03; H04N7/035

- European:

Application number: JP19990159262 19990607 **Priority number(s):** JP19990159262 19990607

Abstract of JP 2000347638 (A)

PROBLEM TO BE SOLVED: To use a common font set to generate a common image plane to make synthesis possible even if resolution of connected display is changed by reading out graphic data from a memory means, and providing an image format conversion means magnifying/contracting the horizontal or vertical picture element number of the graphic data before transferring to a picture element synthesis means. SOLUTION: A bit stream input to a video decoding device 1 is input from a terminal 151 to a MPEG video decoding circuit 11, and transferred to a memory 2 through a memory controller 14. A CLUT reference circuit 131 reads out data from the memory 2 through the memory controller 14, before the timing synthesizing OSD graphic data into a decoding image by a synthesis circuit 133. The brightness and the color difference information of respective picture elements are sent to an OSD image format conversion circuit 132, and as for respective brightness (Y-component), color difference component (Cb, Cr component), contraction of the number of horizontal picture element and contraction of the number of vertical picture elements are processed.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-347638 (P2000-347638A)


(43)公開日 平成12年12月15日(2000.12.15)

(51) Int.CL ⁷	微 別記1号		F I				テーマコード(参考)			
G09G	5/00			C 0	9 G	5/00		520	V	5 C O 2 S
		5 1 0						510	s	5 C 0 6 3
	5/391					5/12				5 C 0 8 2
	5/12			H 0	4 N	5/445			Z	
	5/377					5/46				
			審查請求	未請求	献水	質の数22	OL	(全 14	頁)	最終頁に続く
(21) 出願番号		特膜平11-159262		(71)	出願人	000005	108			
			株式会社日立製作所							
(22) 出願日		平成11年6月7日(1999			東京都	千代田	区神田勤	河台	四丁目6番地	
			(72)	発明者	小味	弘典				
				神奈川県横浜市戸塚区吉田町292番地 株						
						式会社	1立製	作所マル	チメ	ディアシステム
						開発本	部内			
				(72)	発明者	照井	孝一			
					神奈川県横浜市戸塚区吉田町292番地 株					
				式会社日立製作所マルチメディアシステム						
					開発本部内					
				(74)	代理人	人 100061893				
						弁理士	高橋	明夫	外	1名)
										最終頁に続く

(54) 【発明の名称】 OSD装置及びこれを用いた符号化ビデオ復号装置並びにこの復号装置を用いたディジタル放送 受信装置

(57)【要約】

【課題】入力されたビデオの画像フォーマットおよび接続するディスプレイ装置の解像度の如何に関わらず、同一のOSDデータを用いて合成表示できるようにする。 【解決手段】OSDデータを格納するメモリと、このメモリからOSDデータを読み出し合成する手段を有し、合成する前にOSDデータを接続ディスプレイのサイズに適合するようにフォーマット変換する回路を備える。



100

【特許請求の範囲】

【請求項1】メモリに格納されたグラフィックデータを 入力する入力手段と、前記入力手段から入力されたグラフィックデータの水平画素数及び垂直画素数の内、少な くともいずれか一方の画素数を変換する画像フォーマット変換手段と、前記画像フォーマット変換手段の出力と ビデオデータとを合成する合成手段とを備えることを特 徴とするOSD装置。

【請求項2】請求項1記載のOSD装置において、表示 回路を設け、前記表示回路から変換される画像の画素数 に関するデータを前記画像フォーマット変換回路に供給 することを特徴とするOSD装置。

【請求項3】請求項1記載のOSD装置において、前記 画像フォーマット変換回路は水平画素数を変換するフィ ルタ回路を備えることを特徴とするOSD装置。

【請求項4】請求項3記載のOSD装置において、前記フィルタ回路は前記グラフィックデータを遅延させる手段と、前記グラフィックデータを所定のフィルタ係数で乗算する複数の乗算器と、変換される画素数の位置情報によってフィルタ係数を選択して前記乗算器に印加する手段と、前記乗算器の出力を加算する加算器とを備え、変換すべき画像の画素の位置に応じた画素値を出力することを特徴とするOSD装置。

【請求項5】請求項1記載のOSD装置において、前記画像フォーマット変換回路は垂直画素数を変換するフィルタ回路を備えることを特徴とするOSD装置。

【請求項6】請求項5記載のOSD装置において、前記フィルタ回路は水平画素数が変換されたデータを遅延させる手段と、前記データを所定のフィルタ係数で乗算する複数の乗算器と、変換される画素数の位置情報によってフィルタ係数を選択して前記乗算器に印加する手段と、前記乗算器の出力を加算する加算器とを備え、変換すべき画像の画素の位置に応じた画素値を出力することを特徴とするOSD装置。

【請求項7】請求項1記載のOSD装置において、アスペクト比を変えずに画素数のみを変換することを特徴とするOSD装置。

【請求項8】請求項1記載のOSD装置において、前記 画素数が変換されたグラフィックデータを前記メモリの 他の領域に格納し、前記メモリへの書き込みと読み込み 速度を変えることによってアスペクト比を変換すること を特徴とするOSD装置。

【請求項9】請求項1記載のOSD装置において、前記 メモリに格納されたグラフィックデータの一部を入力し て画素数を変換することを特徴とするOSD装置。

【請求項10】グラフィック画面を、ビデオデータに合成して出力するOSD装置であって、メモリに格納されたグラフィックデータを前記メモリ手段から読み出し、前記グラフィックデータの水平あるいは垂直画素数を変換する画像フォーマット変換手段と、前記画素数が変換

されたグラフィックデータと入力されたビデオデータとを合成し、合成ビデオ信号を生成する画素合成手段とを備え、前記合成ビデオ信号を外部に接続されたディスプレイ手段に表示できるようにすることを特徴とするOSD装置。

【請求項11】請求項10記載のOSD装置であって、前記画像フォーマット変換手段で画素数が変換されたグラフィックデータをメモリの他の領域に格納し、前記メモリ手段の他の領域に格納されたグラフィックデータを遅延させてから読み出して前記画素合成手段に供給することを特徴とするOSD装置。

【請求項12】請求項10記載のOSD装置において、前記メモリに格納されたグラフィックデータの一部を入力して画素数を変換することを特徴とするOSD装置。 【請求項13】符号化画像データを復号する画像復号手段と、前記復号された画像のフォーマットを変換する復号画像フォーマット変換手段と、メモリに格納されたグラフィックデータを入力する入力手段、前記入力手段から入力されたグラフィックデータの水平画素数及び垂直画素数の内、少なくともいずれか一方の画素数を変換する画像フォーマット変換手段、前記画像フォーマット変換手段の出力と前記復号画像フォーマット変換手段の出力を合成する合成手段を有するOSD装置とを備えることを特徴とする符号化ビデオ復号装置。

【請求項14】請求項13記載の符号化ビデオ復号装置において、前記OSD装置に表示回路を設け、前記表示回路から変換される画像の画素数に関するデータを前記OSDフォーマット変換回路に供給することを特徴とする符号化ビデオ復号装置。

【請求項15】圧縮符号化された画像データを復号する符号化ビデオ復号装置であって、入力された符号化画像データを復号する画像復号手段と、前記画像復号手段によって復号された復号画像と、他のフレームを復号するために参照される参照画像を蓄積する第1のメモリと、第2のメモリに格納されたグラフィックデータを前記第2のメモリ手段から読み出し、前記グラフィックデータの水平あるいは垂直画素数を変換する画像フォーマット変換手段、前記画素数が変換されたグラフィックデータと入力された画像データとを合成し、合成ビデオ信号を生成する画素合成手段を有するOSD装置とを備え、前記合成ビデオ信号を外部に接続されたディスプレイ手段に表示できるようにすることを特徴とする符号化ビデオ復号装置。

【請求項16】請求項15記載の符号化ビデオ復号装置において、前記OSD装置は前記画像フォーマット変換手段で画素数が変換されたグラフィックデータを第2のメモリの他の領域に格納し、前記第2のメモリの他の領域に格納されたグラフィックデータを遅延させてから読み出して前記画素合成手段に供給することを特徴とする符号化ビデオ復号装置。

【請求項17】請求項15記載の符号化ビデオ復号装置 において、前記OSD装置は、前記第2のメモリに格納 されたグラフィックデータの一部を入力して画素数を変 換することを特徴とする符号化ビデオ復号装置。

【請求項18】請求項15記載の符号化ビデオ復号装置 において、前記第1のメモリと前記第2のメモリとを共 通のメモリ装置内に設けたことを特徴とする符号化ビデ オ復号装置。

【請求項19】メモリに格納されたグラフィックデータ 及び外部から入力されたビデオ信号のいずれかが選択的 に入力され、入力された信号の少なくとも水平及び垂直 のいずれか一方の画素数を変換する第1のフォーマット 変換手段と、復号された画像のフォーマットを変換する 第2のフォーマット変換手段と、前記第1及び前記第2 のフォーマット変換手段の出力を合成する合成手段とを 備えることを特徴とする符号化ビデオ復号装置。

【請求項20】外部アンテナから入力されたディジタル 放送信号から所望の受信周波数を選択し、復調するチューナ復調手段と、

前記チューナ復調手段から転送された、複数番組や番組 情報を含む多重符号化信号から必要な情報を符号化デー 夕を抽出する多重分離手段と、

符号化データを復号する復号手段と、

前記復号された画像のフォーマットを変換する復号画像 フォーマット変換手段と、

グラフィックデータを格納するメモリと、

前記メモリに格納されたグラフィックデータの水平画素 数及び垂直画素数の内、少なくともいずれか一方の画素 数を変換する画像フォーマット変換手段、前記画像フォ ーマット変換手段の出力と前記復号画像フォーマット変 換手段の出力を合成する合成手段を有するOSD装置 と、

前記番組情報から必要なデータを抽出し、前記OSD装置によって表示するグラフィックデータを生成し、前記メモリに転送するプロセッサ手段と、

前記プロセッサ手段は、外部に接続される外部ディスプレイの解像度および符号化ビデオ信号の画像フォーマットが変更されても同一のフレーム画素数のグラフィックデータを生成し、前記OSD装置において外部ディスプレイの解像度に応じて画素数の変換率を設定して前記グラフィックデータのフォーマット変換を行い、合成ビデオ信号を生成することを特徴とするディジタル放送受信装置。

【請求項21】外部アンテナから入力されたディジタル 放送信号から所望の受信周波数を選択し、復調するチューナ復調手段と、

前記チューナ復調手段から転送された、複数番組や番組 情報を含む多重符号化信号から必要な情報を符号化デー 夕を抽出する多重分離手段と、 符号化データを復号する復号手段と、

前記復号された画像のフォーマットを変換する復号画像 フォーマット変換手段と、

グラフィックデータを格納するメモリと、

前記入力手段から入力されたグラフィックデータの水平画素数及び垂直画素数の内、少なくともいずれか一方の画素数を変換する画像フォーマット変換手段、前記画像フォーマット変換手段の出力と前記復号画像フォーマット変換手段の出力を合成する合成手段と、変換される画像の画素数に関するデータを前記OSDフォーマット変換回路及び前記復号画像フォーマット変換手段に供給する表示回路を有するOSD装置と、

前記番組情報からグラフィックデータを作成するに必要なデータを抽出し、前記OSD装置によって表示するグラフィックデータを生成し、前記メモリに転送するグラフィックデータ作成手段と、

前記合成手段から出力された合成映像信号を表示する表示手段とを備え、

前記表示回路からの前記画素数に関するデータに基づい て前記符号化データ及びグラフィックデータの画素数を 変換して前記表示手段に表示することを特徴とするディ ジタル放送受信装置。

【請求項22】請求項1記載のOSD装置において、前 記画像フォーマット変換手段を用いて外部から入力され たビデオ信号のフレーム画素数を変換することを特徴と するOSD装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】ディジタルTV放送などで送信される番組ガイドなどのグラフィックス情報や、蓄積メディア再生器で表示されるグラフィックスデータを表示するOSD装置、およびそのOSD手段を用いた符号化ビデオ信号の復号装置並びにこの復号装置を用いたディジタル放送受信装置に関する。

[0002]

【従来の技術】多くの家庭用マルチメディア機器には、コントロール用の画面をビデオ信号にオーバーレイ合成して出力するOSD装置が組み込まれている。たとえば、ディジタル放送受信機、ケーブルテレビ受信機において放送中の番組情報を文字フォント等を用いグラフィックデータとして視覚化し表示する電子番組ガイド(EPG)機能、CD-ROMプレーヤ、DVDプレーヤなどで字幕情報をビデオに合成して出力する機能、及びそのほか、ディスプレイ装置で画面設定などのメニューを表示する機能などにOSD装置が必要とされる。これらのOSD機能は、入力されるビデオフォーマットあるいは出力するディスプレイの解像度に応じて適切なサイズ、および位置に所定のグラフィックデータを表示する必要がある。

【0003】近年、放送側で送信する画像フォーマット

も多様化し、例えば米国のディジタルTV放送では、ビデオの圧縮符号化技術としてISO/IEC13818-2 (通称MPEG2Video)の規格を採用し、異なる画像サイズ、フレームレートをもつ18種類のビデオフォーマットを定義している。複数のビデオフォーマットに対応するために、ディジタルテレビ受信機側では、例えば、日経エレクトロニクス1998.1.26号、no.708、45頁から46頁に挙げられているように、入力されるビデオフォーマットに合わせて復号画像の画像フォーマットを変換する手法がある。

【0004】従来例では、OSD処理は復号画像の画像フォーマット変換を行う前に、復号画像に対して合成処理が行われていた。また、入力されるビデオフォーマットが1つでも、外部に接続するディスプレイの解像度が異なる場合がある。例えば、NTSC対応のディスプレイでは有効画素領域が水平720画素、走査線数480本/フレームだが、高品位ディスプレイでは有効画素領域が水平1920画素、走査線数1080本/フレームと異なる解像度をもつ。したがって、外部に接続するディスプレイ解像度が変更された場合も、OSD合成した画像のフォーマット変換率を変える必要がある。

[0005]

【発明が解決しようとする課題】上記構成では放送ビデオフォーマットや外部ディスプレイサイズ、例えばアスペクト比が変更された場合、その解像度に適するようにOSD用グラフィックデータの画像サイズを変更する必要があった。このためには、グラフィックデータを生成する際に、異なる大きさをもつ文字フォントを多数用意する必要がありフォントを格納するためのROMの容量が増加するという問題があった。また、対応すべき放送ビデオフォーマット、外部ディスプレイ毎に異なるOSD用グラフィックを生成する手段を必要とするため、グラフィック生成のためのプログラムの開発コストが上がるという問題点があった。

【0006】さらには、接続する放送ビデオフォーマットあるいは、外部ディスプレイサイズが変更されるたびに、OSD画面を用いたGUI(グラフィカルユーザインタフェース)の画面構成が異なるため、ユーザの使い勝手が統一されにくいという問題があった。

【0007】本発明の目的は、入力されるビデオフォーマットや外部に接続するディスプレイの解像度が変更されても、共通のフォントセットを使用して共通のOSD画面を生成し合成するOSD装置、さらにそれを含む符号化ビデオ復号装置及びこの復号装置を用いたディジタル放送受信装置を提供することにある。本発明の他の目的は低コストのOSD装置、さらにそれを含む符号化ビデオ復号装置及びこの復号装置を用いたディジタル放送受信装置を提供することにある。

[0008]

【課題を解決するための手段】上記目的を達成するため

に、本発明においては、OSD用グラフィックデータを 格納するメモリ手段と前記グラフィックデータを入力さ れたビデオデータにオーバーレイ合成し、合成ビデオ信 号を生成する画素合成手段と前記合成ビデオ信号を外部 に接続されたディスプレイ手段に出力する表示手段を有 し、前記メモリ手段から前記グラフィックデータを読み 出し、前記画素合成手段に転送する前に前記グラフィックデータの水平あるいは垂直画素数を拡大/縮小する画 像フォーマット変換手段を有する。

【0009】本発明の目的を達成するために、本発明によるOSD装置は、メモリに格納されたグラフィックデータを入力する入力手段と、前記入力手段から入力されたグラフィックデータの水平画素数及び垂直画素数の内、少なくともいずれか一方の画素数を変換する画像フォーマット変換手段と、前記画像フォーマット変換手段の出力とビデオデータとを合成する合成手段とを備える。このOSD装置において、表示回路を設け、前記表示回路から変換される画像の画素数に関するデータを前記OSDフォーマット変換回路に供給する。

【0010】前記OSDフォーマット変換回路は水平画素数を変換するフィルタ回路を備えている。前記フィルタ回路は前記グラフィックデータを遅延させる手段と、前記グラフィックデータを所定のフィルタ係数で乗算する複数の乗算器と、変換される画素数の位置情報によってフィルタ係数を選択して前記乗算器に印加する手段と、前記乗算器の出力を加算する加算器とを備え、変換すべき画像の画素の位置に応じた画素値を出力することを特徴とする。

【0011】また、前記OSDフォーマット変換回路は 垂直画素数を変換するフィルタ回路を備える。前記フィ ルタ回路は水平画素数が変換されたデータを遅延させる 手段と、前記データを所定のフィルタ係数で乗算する複 数の乗算器と、変換される画素数の位置情報によってフィルタ係数を選択して前記乗算器に印加する手段と、前 記乗算器の出力を加算する加算器とを備え、変換すべき 画像の画素の位置に応じた画素値を出力することを特徴 とする。

【0012】前記OSD装置において、アスペクト比を変えずに画素数のみを変換することができる。また、前記画素数が変換されたグラフィックデータを前記メモリの他の領域に格納し、前記メモリへの書き込みと読み込み速度を変えることによってアスペクト比を変換することができる。また、前記メモリに格納されたグラフィックデータの一部を入力して画素数を変換することによって、必要な部分のみを表示することが出来る。

【0013】本発明の目的を達成するために、本発明による〇SD装置は、グラフィック画面を、ビデオデータに合成して出力するOSD装置であって、メモリに格納されたグラフィックデータを前記メモリ手段から読み出し、前記グラフィックデータの水平あるいは垂直画素数

を変換する画像フォーマット変換手段と、前記画素数が 変換されたグラフィックデータと入力されたビデオデー タとを合成し、合成ビデオ信号を生成する画素合成手段 とを備え、前記合成ビデオ信号を外部に接続されたディ スプレイ手段に表示できるようにすることを特徴とす る。

【0014】このOSD装置であって、前記フォーマット変換手段で画素数が変換されたグラフィックデータをメモリの他の領域に格納し、前記メモリ手段の他の領域に格納されたグラフィックデータを遅延させてから読み出して前記画素合成手段に供給しても良い。また、前記メモリに格納されたグラフィックデータの一部を入力して画素数を変換することによって、必要な部分のみを表示することが出来る。

【〇〇15】本発明の目的を達成するために、本発明による符号化ビデオ復号装置は、符号化画像データを復号する画像復号手段と、前記復号された画像のフォーマットを変換する復号画像フォーマット変換手段と、メモリに格納されたグラフィックデータを入力する入力手段、前記入力手段から入力されたグラフィックデータの水平画素数及び垂直画素数の内、少なくともいずれか一方の画素数を変換する画像フォーマット変換手段、前記画像フォーマット変換手段の出力と前記復号画像フォーマット変換手段の出力を合成する合成手段を有する〇SD装置において、前記〇SD装置に表示回路を設け、前記表示回路から変換される画像の画素数に関するデータを前記〇SDフォーマット変換回路に供給する。

【0016】また、本発明の目的を達成するために、本発明による符号化ビデオ復号装置は、圧縮符号化された画像データを復号する符号化ビデオ復号装置であって、入力された符号化画像データを復号する画像復号手段と、前記画像復号手段によって復号された復号画像と、他のフレームを復号するために参照される参照画像を蓄積する第1のメモリと、第2のメモリに格納されたグラフィックデータを前記第2のメモリ手段から読み出し、前記グラフィックデータの水平あるいは垂直画素数を変換する画像フォーマット変換手段、前記画素数が変換されたグラフィックデータと入力された画像データとを合成し、合成ビデオ信号を生成する画素合成手段を有するOSD装置とを備え、前記合成ビデオ信号を外部に接続されたディスプレイ手段に表示できるようにすることを特徴とする。

【0017】この符号化ビデオ復号装置において、前記 OSD装置は前記画像フォーマット変換手段で画素数が変換されたグラフィックデータを第2のメモリの他の領域に格納し、前記第2のメモリの他の領域に格納されたグラフィックデータを遅延させてから読み出して前記画素合成手段に供給しても良い。また、前記OSD装置では、前記第2のメモリに格納されたグラフィックデータ

の一部を入力して画素数を変換しても良い。することを 特徴とする符号化ビデオ復号装置。また、前記第1のメ モリと前記第2のメモリとを共通のメモリ装置内に設け ると好適である。

【0018】本発明による符号化ビデオ復号装置は、メモリに格納されたグラフィックデータ及び外部から入力されたビデオ信号のいずれかが選択的に入力され、入力された信号の少なくとも水平及び垂直のいずれか一方の画素数を変換する第1のフォーマット変換手段と、復号された画像のフォーマットを変換する第2の復号画像フォーマット変換手段と、前記第1及び前記第2のフォーマット変換手段の出力を合成する合成手段とを備えることを特徴とする。

【0019】本発明の目的を達成するために、本発明に よるディジタル放送受信装置は、外部アンテナから入力 されたディジタル放送信号から所望の受信周波数を選択 し、復調するチューナ復調手段と、前記チューナ復調手 段から転送された、複数番組や番組情報を含む多重符号 化信号から必要な情報を符号化データを抽出する多重分 離手段と、符号化データを復号する復号手段と、前記復 号された画像のフォーマットを変換する復号画像フォー マット変換手段と、グラフィックデータを格納するメモ リと、前記メモリに格納されたグラフィックデータの水 平画素数及び垂直画素数の内、少なくともいずれか一方 の画素数を変換する画像フォーマット変換手段、前記画 像フォーマット変換手段の出力と前記復号画像フォーマ ット変換手段の出力を合成する合成手段を有するOSD 装置と、前記番組情報から必要なデータを抽出し、前記 OSD装置によって表示するグラフィックデータを生成 し、前記メモリに転送するプロセッサ手段とを備え、前 記プロセッサ手段は、外部に接続される外部ディスプレ イの解像度および符号化ビデオ信号の画像フォーマット が変更されても同一のフレーム画素数のグラフィックデ ータを生成し、前記OSD装置において外部ディスプレ イの解像度に応じて画素数の変換率を設定して前記グラ フィックデータのフォーマット変換を行い、合成ビデオ 信号を生成することを特徴とする。

【0020】本発明の目的を達成するために、本発明によるディジタル放送テレビジョン受信装置は、外部アンテナから入力されたディジタル放送信号から所望の受信周波数を選択し、復調するチューナ復調手段と、前記チューナ復調手段から転送された、複数番組や番組情報を含む多重符号化信号から必要な情報を符号化データを担出する多重分離手段と、符号化データを復号する復号手段と、前記復号された画像のフォーマットを変換する復号画像フォーマット変換手段と、グラフィックデータを格納するメモリと、前記入力手段から入力されたグラフィックデータの水平画素数及び垂直画素数の内、少なくともいずれか一方の画素数を変換する画像フォーマット変換手段、前記画像フォーマット変換手段の出力と前記

復号画像フォーマット変換手段の出力を合成する合成手段と、変換される画像の画素数に関するデータを前記OSDフォーマット変換回路及び前記復号画像フォーマット変換手段に供給する表示回路を有するOSD装置と、前記番組情報からグラフィックデータを作成するに必要なデータを抽出し、前記OSD装置によって表示するグラフィックデータを生成し、前記メモリに転送するグラフィックデータ作成手段と、前記合成手段から出力された合成映像信号を表示する表示手段とを備え、前記表示回路からの前記画素数に関するデータに基づいて前記符号化データ及びグラフィックデータの画素数を変換して前記表示手段に表示することを特徴とする。

【0021】本発明によるOSD装置において、前記画像フォーマット変換手段を用いて外部から入力されたビデオ信号のフレーム画素数を変換することができる。 【0022】

【発明の実施の形態】以下、本発明の実施の形態について、幾つかの実施例を用い、図を参照して説明する。

【0023】まず、本発明の第1の実施例について図1~図7を用いて説明する。第1の実施例では、符号化データとしてISO/IEC13818-2(通称MPEG2Video)の規格に準拠したビットストリームを入力し、所定のOSDデータを復号画像に合成して出力するOSD(On Screen Display)機能を有する符号化ビデオ復号装置を取り上げている。この実施例において、入力画像は、有効画素領域の水平画素数が1920本、走査線数が1080本/フレーム、インタレーススキャンで30Hzのフレームレートの画像フォーマットを持っており、出力する画像データのフォーマットはNTSC対応のディスプレイ(有効画素数領域720、走査線数480本/フレーム、インタレーススキャンで30Hzのフレーム)に出力するフォーマットに合わせる場合について説明する。

【0024】図1は本発明によるOSD装置を備えたビデオ復号装置の第1の実施例を示すブロック図である。第1の実施例においては、OSD手段をMPEG画像圧縮符号化データの復号装置内に構成したものであり、図1において、1はビデオ復号装置、2はRAM、3はマイクロコントローラ、4はRAMで構成された作業用メモリ、5は文字フォントデータが記憶されているフォントROM、11はMPEG画像復号回路、12は復号画像フォーマット変換手段、13はOSD装置、14はメモリコントローラ、表示回路134である。OSD装置13はCULT参照回路131、OSD画像フォーマット変換回路132、及び合成回路133から構成されている。

【0025】ビデオ復号装置1に入力される符号化データであるビットストリームは、端子151からMPEGビデオ復号回路11に入力され、いったんメモリコントローラ14を介して、図2のように構成されているメモ

リ2に転送される。

【0026】図2は図1に示すRAMのメモリマップの ---実施例を示す構成図である。図2に示すように、メモ リ2はVBVバッファ領域20、第1の参照画像格納領 域21、第2の参照画像格納領域22、B-pictu re格納領域23、OSD画像フォーマット変換作業領 域24、OSDデータ領域25から構成されている。 【0027】メモリコントローラ14を介してメモリ2 に転送されたビットストリームはメモリ2内のVBV (VIDEO buffer verificatio n)バッファ領域20に転送される。VBVバッファ領 域20に格納されたビットストリームは、ビットストリ ーム内に指定されたタイミングでメモリコントローラ1 4を介して、MPEG画像復号回路11に読み込まれ る。この後、このMPEG画像復号回路11でVLD (variable length recordin g)、逆量子化処理、逆DCT処理、動き補償が行わ れ、復号画像が生成される。

【0028】復号画像はメモリコントローラ14を介してメモリ2内のフレームメモリに書き込まれる。他のフレームの復号処理の際に参照画像として用いられるフレーム(IーPicture、PーPicture)は図2の第1の参照画像格納領域21、または第2の参照画像格納領域22に交互に格納され、動き補償による参照時にはメモリコントローラ14を介してMPEG画像復号回路11に読み込まれる。また、IーPicture、PーPictureを参照して作成され、他のフレームの参照画像として用いられることのないフレーム(BーPicture)は図2のBーPicture格納領域23に格納される。各フレームメモリは輝度成分、色差成分の格納のために、1920×1080画業の場合約3MByteのメモリ容量を必要とする。

【0029】格納領域21、22および23に格納された復号画像データは、表示すべき順序でメモリコントローラ14を介してMPEG画像復号回路11によって読み出され、復号画像フォーマット変換回路12に転送される。

【0030】復号画像フォーマット変換回路12では、復号画像の解像度を出力すべきディスプレイの解像度に合うように画素サイズを水平方向・垂直方向について拡大/縮小処理を行う。復号画像フォーマット変換回路12によりフォーマット変換された復号画像は、OSD装置13の合成回路133に転送される。合成回路133に転送する場合、転送される画素の出力レートは表示回路134から復号画像フォーマット変換回路12に供給される。各画素は、この画素レートに同期して転送される。

【0031】次に、OSDの合成について説明する。OSD装置13で復号画像に合成されるべきグラフィックデータは、マイクロコントローラ3で作成される。グラ

フィックデータの情報元がテキストデータの場合は、メモリ4に格納されており、同じくメモリ4に格納されているグラフィック生成プログラムに従って、必要な文字フォントデータをフォントROM5から読み出し、グラフィックデータを発生させる。

【0032】例えば、1画面の生成されたグラフィックデータが約16万8千色中256色で表現されるとすると、各色データは24ビットで表現され、256色のうちどの色かを示すパレット番号は8bitで表現される。即ち、各パレット番号に対して、輝度に8ビット、U色差信号に8ビット、V色差信号に8ビット割当てられる。従って、パレット番号を指定すると、そのパレット番号に相当する輝度及び色差信号が得られる。

【0033】マイクロコントローラ3は、各画素ごとに対応するパレット番号8bitをメモリコントローラ14を介してメモリ2内に割り当てられたOSDデータ領域25に書き込む。また、256色の色データ(24ビット×256色)をOSD装置13内のCLUT(Color LookUp Table)参照ブロック131内に設けられたカラールックアップテーブルに転送する。

【0034】CLUT参照回路131は、OSDグラフィックデータを合成回路133で復号画像に合成するタイミングより前にメモリ2からメモリコントローラ14を介してデータを読み出す。読み出されたデータは各画素ごとにパレット番号を意味しており、CLUT参照回路131では各画素に対応する24ビットの輝度、色差情報をカラールックアップテーブルより参照する。各画素の輝度、色差情報はOSD画像フォーマット変換回路132に送られる。OSD画像フォーマット変換回路132に送られる。OSD画像フォーマット変換回路132に送られる。OSD画像フォーマット変換回路132に送られる。OSD画像フォーマット変換回路132に送られる。OSD画像フォーマット変換回路132に送られる。OSD画像フォーマット変換回路132に対応のでは、輝度(Y成分)、色差成分(Cb、Cr成分)のそれぞれについて水平画素数の縮小、垂直画素数の縮小の処理を行う。

【0035】以下図3を用いて輝度情報水平縮小処理について説明する。図3は本発明による第1の実施例のOSD画像フォーマット変換回路において水平解像度の変換を説明するための模式図であり、図3(a)は1920画素のデータイネーブル信号示す信号波形図、図3(b)は画素数の変換方法を示す模式図、図3(c)は720画素のデータイネーブル信号を示す信号波形図であり、図3(d)は9タップのフィルタ係数を示す模式図である。図3においては輝度の画素を変換する場合について説明するが、色差信号についても同様の処理を行う必要がある。

【0036】図3(a)は1920 画素系のデータイネーブル301を示し、このデータイネーブル301を示し、このデータイネーブル301のデータレートでOSDグラフィックデータがOSD 画像フォーマット変換回路132に入力される。このOSDグラフィックデータは図3(c)に示す720 画素系のデータイネーブル303のタイミングで読み出される。

【0037】このようにすると、図3(b)に示すように、データイネーブル301のデータレートで入力されたOSDグラフィックデータが水平方向において1920画素/lineの画素数に縮小され、データイネーブル302のデータレートで出力される。このデータイネーブル302は表示回路134から供給される。

【0038】本実施例では、水平縮小率は3/8(=720/1920)なので、この変換の仕方を考えるために、1ラインの各画素間を3等分し、あたかも1920×3の画素レート(点線302)があると仮定する。そして、1920画素/1ine系の各画素間に2個の0値データを補間し、このサンプリングレートにおいて8個ごとのサンプリング位置に画素位置を変更する。ここで、1920系の実際の画素はa0、a1、a9で示され、画素が720系に変換された画素はA0、A1、A2、A3で示される。

【0039】720系の画素の配置される位置は3つの1920系の画素値のそれぞれに適切なフィルタ係数を乗算したものを加算して得られた値によって決まる。図3(b)において、画素a2の値ににフィルタ係数c2を乗算したものと、画素a3の値ににフィルタ係数c1を乗算したものと、画素a4の値にフィルタ係数c4を乗算したものとを加算することによって、画素A1の値が得られる。図3(b)に示すように、他の720系の画素A0、A2及びA3についても同様に得られる。

【0040】一般に変換率をU/D周波数にアップサンプルしたときに、(π/U)以上の正規化周波数の帯域にイメージング成分がノイズとして出現し、1/Dにダウンサンプルする時に(π/D)以上の正規化角周波数の帯域がエリアジング成分として折り返しノイズになる。したがって、U倍にアップサンプルした時点でπ/D、π/Uのうち小さいほうの周波数までの帯域を通すようなローパスフィルタを施し、ノイズ成分を除去するのが理想的である。実際には、視覚的に無視できる程度にノイズを低減すれば良く、有限タップ数のディジタルローパスフィルタを施せば画質劣化はかなりの程度低減することができる。

【0041】変換後の画素の位置を所定の位置に配置するため、本実施例では、図3(d)に示すように9タップのディジタルフィルタ係数を変換後の画素位置を中心とする位置に対して施している。このフィルタ係数は係数c0を中心として左右にc1、c2、c3及びc4のフィルタ係数を持っている。直線位相特性をもつ場合、左右対称のフィルタ係数となるため、C0からC4までの異なる係数をもつことになる。このとき、3倍にアップサンプルした際のゲイン補正をするため、フィルタのゲインは前述のU/DのUに相当する値、本実施例では3/8であるため、3になるように設計する。実際のフィルタ係数c0、c1、c2、c3、c4の乗算では、

変換前に値を持っている画素値、即ちa0~a9のみに 乗算すればよく、各画素間の画素値がゼロに対してはフィルタ係数を乗算する必要はない。

【0042】本実施例では、最大3係数の乗算を必要とする。一般には、タップ数Nで変換率がU/Dとすると、N/U以上で最小の整数分だけ0以外の画素値との演算が必要となる。本実施例においては、Uは3であり、タップ数は9であるため、3種類の演算が必要になる。例えば、A1の位置に画素を変換する場合、c4×0+c3×0+c2×a2+c1×0+c0×0+c1×a3+c2×0+c3×0+c4×a4のうち画素値0に対する乗算は無視して良い。この計算を行うため、OSD画像フォーマット変換回路132内には、図4に示すようなフィルタ回路を持っている。

【0043】図4はOSD画像フォーマット変換回路内のフィルタの一実施例を示すブロック図である。図4の端子305から変換前のOSDグラフィックデータが入力される。各画素の情報は遅延素子306、307によって1920画素系のデータイネーブルにおいて1画素ずつ遅延される。変換後の画素位置を計算するための画素情報が、乗算器308、309、310に用意されたとき、フィルタ計算が行われる。1920画素/lineの画素の間隔は図3(b)で3とすると、720画素/lineの画素の間隔は8となる。

【0044】また、位置情報としては、例えば図3 (b)では、A0の位置情報を0、A1の位置情報を 1、A2の位置情報を2とすると、A3の位置情報はリセットされて0となり、A4の位置情報は1となるよう に繰り返される。

【0045】図4のフィルタ回路において、係数セレクタ314には0、1、2、0、1、2の位置情報が順次入力される。この位置情報によって、一意に乗算器308、309、310に供給するフィルタ係数が決定できる。フィルタ係数セレクタ314によって、フィルタ係数のメモリ315よりフィルタ係数が選択され、乗算器308、309、310で画素値とフィルタ係数が乗算され、加算器311で合計される。フリップフロップ312では計算された変換後の画素データが720画素系データイネーブルごとに出力され、端子313から次段の垂直縮小処理の回路に出力される。

【0046】本実施例においては、水平1920画素から720画素への変換以外にも対応できるようにするため、変換前画素のデータイネーブル301と変換後画素のデータイネーブル302を変更可能とし、フィルタ係数を任意に設定できるようにする。また、係数セレクタ314に入力する位置情報のリセット周期を、設定した変換率U/Dの分子Uとすることで様々な変換率を任意に行えるようにできる。

【0047】この場合、変換率がU/Dの分子Uが1に近いほど、同じタップ数のフィルタ演算でもアップサンプルの際に0値を挿入する数が減るため、例えば、図3(b)において、画素 a 0と画素 a 1間の仮想画素の数が減るため、一度に乗算するフィルタ係数が増え、最大U=1のとき、フィルタのタップ数分の乗算器を持つ必要がある。したがって、設定する変換率が複数ある場合、変換率U/Dおよびそのときに必要なタップ数Nの組み合わせを考え、それぞれにおいて必要とされる乗算器の個数(N/U以上で最小の整数)のうち最大数分だけ乗算器を持てば、想定した変換率とタップ数の組み合わせのうちで任意の変換率を同一回路で実現することが可能となる。

【0048】次に、図5を用いてOSD画像のフォーマット変換回路における垂直画像数の変換処理について説明する。図5は垂直画素数の変換処理を説明するための模式図であり、図5(b)は垂直の画素数の変換を説明するための模式図であり、図5(c)は25タップのフィルタ係数を示す模式図である。本実施例では復号画像のフォーマットおよび、出力ディスプレイのフォーマットともにインターレーススキャン(飛び越し走査)について説明する。即ち、1/60Hzの各フィールド内で垂直方向の縮小変換を行う場合について説明する。

【0049】本実施例では、図5(a)、図5(b)に 示すように5401ine/フィールドの復号画像を2 40 line/フィールド画像の解像度に縮小する場合 について説明する。この場合、図5(a)に示すよう に、5401ine/フィールドの第1フィールド (例 えば、偶数フィールド)側の画素をも0、も1...と し、図5(b)に示すように、第2フィールド(例えば 奇数フィールド) 側の画素をb0、b1、b2...と する。 また、 図5 (a) に示すように、 5401 i n e **/フィールドから変換される240line/フィール** ド画像の第1フィールド(例えば、偶数フィールド)側 の変換された画素をT0, T1、T2... とし、図5 (b) に示すように、第2フィールド(例えば、奇数フ ィールド)側の画素B0、B1、B2・・・とする。 【0050】この場合、垂直方向の縮小率は4/9(2 40/540)であり、水平方向の変換処理同様、まず 5401ine/フィールドの垂直方向のサンプリング 周波数を4倍にアップサンプルしている(図5(a)の 破線LO参照)。即ち、4/9に縮小する場合には、各 画素も1、も2、も3...間、及び各画素も0、b 1、b2...間の間隔を4等分して考えると容易に理 解することが出来る。ところが、第2フィールドに関し ては、変換後の画素位置B0、B1、B3. . . は第1 フィールドの変換後の画素TO、T1、T2...と位 相が1/2ずれるため、半位相シフトした位置に画素デ ータが配置される(図4(a)の破線L1参照)。従っ

て、5401ine/フィールドの8倍のサンプリング 周波数(破線LOおよび破線L1)を考え、第1フィー ルド、第2フィールドともに共通の25タップの直線位 相ローパスフィルタを用い、図5(c)に示すフィルタ 係数に応じて、変換後の画素値を決める。

【0051】図5(a)に示すように、第1フィールドでは、変換後の画素T1の値は変換前の画素値も1にフィルタ係数c10を乗算し、変換前の画素値も2にフィルタ係数c2を乗算し、変換前の画素値も3にフィルタ係数c6を乗算した値になる。他の変換後の画素の値も図に示すフィルタ係数を用いることによって決められる。

【0052】図5(b)に示すように、第2のフィールドでは、変換後の画素B1の値は変換前の画素値b0にフィルタ係数c5を乗算し、変換前の画素値b1にフィルタ係数c3を乗算し、変換前の画素値b2にフィルタ係数c11を乗算した値になる。他の変換後の画素の値も図に示すフィルタ係数を用いることによって決められる。

【0053】次に、垂直画素数の変換に使うフィルタ回路について、図6を用いて説明する。

【0054】図6は本発明による垂直画素数変換に使うフィルタ回路の一実施例を示すブロック図である。図のフィルタ回路において、端子402から水平方向の変換後の画素データが入力される。水平方向に順番に入力された画素データは1ライン分のデータを持つラインメモリ403、404および405により、1ラインずつ遅延させられ、乗算器406、407、408、409に入力される。このフィルタ係数は垂直方向位置情報をもとに係数セレクタ416によって係数メモリ417内に保持された係数から選択される。

【0055】位置情報は、第1フィールドの場合、画素 TOをO位置とすると、T1は1の位置、T2は2の位 置、T3は3の位置になり、T4でもとの位置0に戻 る。第2フィールドでは、画素BOの位置をOとする と、B1は1の位置、B2は2の位置、B3は3の位置 になり、B4でOの位置に戻る。この情報をもとに25 タップの係数から実際に画素と乗算する係数のみを一意 に選択する。位置情報はフィールド番号によって偶数の 位置情報413か奇数の位置情報414が位置情報セレ クタ415によって選択される。双方の位置情報は24 01ine系の変換後の画素のライン位置が変るごとに 増加する。係数セレクタ416で選択されたフィルタ係 数を基に乗算器406から409で乗算されたデータ は、加算器410で加算され、フリップフロップ411 を介し、端子412から出力される。端子412から出 力されるデータは720画素/lineのレートで図1 に示す合成回路133に出力される。

【0056】本実施例においては、水平方向の変換回路 同様に、フィルタの係数を任意に設定でき、ライン方向 のサンプリング周波数を変更できるので、種々の変換率 を同一回路で実現できる。

【0057】図1の合成回路133では、表示回路134から現在の走査線の画素位置をもらい、復号画像とOSDデータ画像から現在の画素位置に対応するデータをそれぞれ参照し、所定の比率で合成して表示回路134に出力する。表示回路134は、外部ディスプレイに適合した同期信号とともに、OSD合成された画像データを出力する。

【0058】以上のOSD装置を用いて、例えば電子番組情報(EPG)を外部のディスプレイに出力する例を図7を用いて説明する。図7は本発明によるOSD画像フォーマット変換の画面構成の例を示す画面構成図であり、図7(a)は入力画面を示す構成図であり、図7(b)、図7(c)、図7(d)はフォーマット変換後の画面構成を示す画面構成図である。

【0059】入力として、図7(a)に示すように、水平1920画素×垂直1080ライン/フレームのOSDグラフィックデータの画面51(アスペクト比16:9)が図1のマイクロコントローラ3からメモリ2に書き込まれたとする。上記OSD装置13の画像フォーマット変換機能を用いて水平方向を3/8、垂直方向を4/9に縮小すれば、16:9のアスペクト比を持つ720画素×480ラインのディスプレイに図7(b)の画面52を出力することができる。この場合、マイクロコントローラ3は、外部ディスプレイが1920画素×1080ラインのディスプレイにOSD画像を出す場合と同一のプログラムでデータを生成すればよく、同一のフォントセットを使用することができる。

【0060】本実施例では、さらにOSD画像フォーマット変換回路132はフォーマット変換後のOSD画像データを合成回路133に転送する前に一度メモリ2内のOSD画像フォーマット変換作業領域24にデータを転送する機能を持つ。この作業領域24に一定期間データを保持してから、変換後の垂直あるいは水平画素レートよりも早いレートで読み出すことで、外部ディスプレイの一部分にフォーマット変換後のOSDデータを表示することができる。

【0061】垂直方向の本機能を用いた画面表示例として、図7(a)の画面51のグラフィックデータを水平方向720画素、垂直方向405ラインに変換し、合成回路133において外部ディスプレイの一部にのみ合成するようにするば、例えディスプレイのアスペクト比が4:3のディスプレイでも図7(c)の画面53に示すように元のデータのアスペクト比を変更せずに縮小表示することが可能である。図7(c)に示す場合には、メモリ2のOSD画像フォーマット変換作業領域に画素数が変換されたデータ(グラフィックデータ)を格納し、垂直走査の開始位置を遅延させている。

【0062】さらに、CLUT参照回路131でメモリ

2から読み出し、OSD画像フォーマット変換回路13 2に転送する水平画素数および垂直画素数が格納された データよりも小さい値を指定可能とすると、図7(d) に示す画面54の例のように画面の一部を削除すること が可能となる。これにより、例えば16:9のアスペクト比を持つ画面を4:3のアスペクト比のディスプレイ に表示する際、削除されても支障のない部分を削ること により、縮小率U/DのDの値を小さくできる。これに より、画像劣化を少なくした画面構成を利用することも 可能となる。上記説明では、画素数の縮小について述べ たが、変換率U/DでU>Dの場合も同様の方法で画素 数の拡大処理を行うことが可能である。

【0063】本実施例では、メモリ資源を有効に利用す るため符号化ビデオの復号に必要とされるメモリ領域2 0~23と、OSD画像フォーマット変換作業領域24 とOSDデータ領域25を同一のRAM内にもつ。この ため、各格納領域へのリードライトのタイミングが衝突 しないように、メモリコントローラ14がリード/ライ トの要求を受けそれぞれのメモリアクセスを調停する。 各ブロックはメモリコントローラ14が自分のアクセス 要求に対して許可を出した場合にアクセスを開始する。 【0064】上記の実施例では、OSDグラフィックデ ータを格納するメモリ2を復号用のフレームメモリと同 一のRAMを使用しているが、異なるRAMおよびメモ リコントローラを用いて本発明の請求の範囲が示す実施 例の一つであることは明らかである。また、上記では、 MPEG復号画像に対してOSD画面を合成している が、符号化されていないビデオ信号を入力としてOSD 画面データを合成する場合にも、同様にOSD装置を用 いて外部ディスプレイの解像度に左右されず同一〇SD グラフィックデータをフォーマット変換して合成できる

【0065】次に、本発明によるOSD装置を有するビデオ復号装置の第2の実施例について説明する。図8(a)は本発明によるOSD装置を有するビデオ復号装置の第2の実施例を示すブロック図であり、図8(b)は図8(a)によって得られた画面構成の一実施例を示す画面構成図である。図8(a)において、図1と同じ機能を持つブロックには同一の番号を付けてその説明を省略する。第2の実施例では、OSDグラフィックデータのフォーマット変換機能を用いない場合、外部のビデオデータを子画面として親画面に合成して出すピクチャインピクチャ(PinP)機能(図8(b))用のフォーマット変換回路として用いる。

ことはいうまでもない。

【0066】図8(a)において、フォーマット変換回路132をPinP機能のフォーマット変換回路として用いる場合、セレクタ136の端子136Bが選択され、端子152からの外部ビデオ入力信号がフォーマット変換回路132に転送される。フォーマット変換回路132は外部ビデオ入力を縮小し、さらにメモリ2の格

納領域24に一度データを転送する。メモリ2内に格納されたデータは遅延させられたあと、再びフォーマット変換回路132に読み出され、PinP回路15に転送される。一方、OSD画像はCLUT参照回路131からセレクタ135の端子135Bのパスをとおって合成回路133に転送され、復号画像と合成される。PinP回路15は、表示回路134から供給される走査線の表示位置をもとに所定の位置にPinP画像を、合成回路133からの出力信号に合成して、表示回路134に転送する。このようにして、図8(b)に示す画面137が得られる

OSDグラフィックに対してフォーマット変換を行う場合、セレクタ136Aの端子136Aが選択されるため、CLUT参照回路131の出力はフォーマット変換回路132に転送される。また、この場合、セレクタ135の端子135Aが選択されるため、フォーマット変換回路132から出力されたフォーマット変換後のOSDデータは合成回路133に転送される。この場合、外部ビデオ入力のPinP機能は動作しないため、PinP回路15では、合成回路133からの出力は表示回路134にスルーされる。

【0067】例えば、高品位ディスプレイに本OSD装置を含むビデオ復号装置を組み込む場合、ディスプレイ解像度は一意に決まるため、そのディスプレイの解像度にあうようにOSDデータを生成すればOSDのフォーマット変換機能を使用する必要はなくなる。一方高品位ディスプレイの機能の1つとしてPinP機能が搭載されることが多いためフォーマット変換回路132をPinP用に使用することが可能である。この場合には、図8(a)のOSD装置を用い、フォーマット変換回路132で外部ビデオ入力を縮小し、PinP回路15で合成回路133の出力(OSD画像と復号画像の合成画像)に合成して表示回路に出力すればよい。

【0068】一方、本OSD装置を含むビデオ復号装置をディスプレイと別のSTB型(SetTopBox)の放送受信機に搭載する場合、外部に接続されるディスプレイは複数種類になり得るためOSD用のフォーマット変換機能が必要となる。PinP機能を装備しない場合には、フォーマット変換回路132をOSD用に使用し、外部に接続されるディスプレイに応じて、水平及び垂直の画素数を変換することができる。このように、用途に応じて、フォーマット変換回路の資源を有効に利用することができ、装置コスト低減に有効である。

【0069】次に、本発明によるビデオ復号装置を用いたディジタル放送受信装置の実施例について説明する。 図9は本発明によるビデオ復号装置を用いたディジタル放送受信装置の一実施例を示すブロック図である。本実施例は、ISO/IEC13818-1 (通称MPEG2Systems)のTransportStreamの規格に準拠したフォーマットで送信されるディジタル 放送を受信して、表示するディジタル放送受信機である。

【0070】図9において、アンテナ70から入力され たディジタル放送信号は、Tuner/FEC部711 で所望の周波数が選択/復調される。さらに誤りエラー 訂正を行い、デスクランブラ712に転送される。デス クランブラ712では、マイクロコントローラ3より指 定された暗号解読キーにより、選択番組の暗号化を解 き、多重信号分離部(Demux)713に転送され る。Demux部713では多重化されているTSパケ ットと呼ばれるデータ列(1TSパケット=188by teの固定長)から、視聴したい番組に関するオーディ オとビデオの信号を含む符号化ビットストリームを抽出 し、それぞれオーディオ復号装置714および、ビデオ 復号装置1に送信される。それぞれの回路で復号された オーディオ信号とビデオ信号はD/Aコンバート回路7 15、716でそれぞれアナログ信号に変換され、それ ぞれスピーカ装置720、ディスプレイ装置719に送 られ出力される。Demux部713では、オーディオ とビデオの符号化データの他、多重化情報、番組情報な どが抽出され、マイクロコントローラ3に転送される。 マイクロコントローラ3では、メモリ4を用いこれらの データを解析し、ビデオ復号装置1、およびオーディオ 復号装置714など他のブロックを制御する。また、番 組情報からフォントROM5内の文字フォントデータを 用いてEPG画面を作成する。作成されたEPGメニュ ーはRAM2内に格納され、ビデオ復号装置1内のOS D装置によってビデオ復号画像にオーバーレイ表示され 8.

【0071】出力されたEPG画面を見て、番組予約などのユーザ操作に関する情報は、外部のリモコン718からのコントロール信号よりリモコンI/F717に送られる。リモコンI/F717はマイクロコントローラ3にこの情報を送る。この情報をもとにマイクロコントローラ3はメモリ2内に含まれるEPG画像を変更、更新することで対話的なGUI(グラフィカルユーザインタフェース)が構築される。

【0072】本実施例で、入力される符号化ビデオのフォーマットは、多種類存在するが、ビデオ復号装置内の復号画像フォーマット変換回路12においてディスプレイの解像度に適合するように変換される。したがって、OSD装置は入力フォーマットが変更されても、その解像度を変更することなく共通のGUI制御プログラムを使用することができる。また、接続されるディスプレイ719の解像度が変更されても、ビデオ復号装置内のO

SD装置13によってフォーマットを変換することが出来る機能をそなえているので、GUIの制御プログラムおよび、画面構成を変更する必要がない。

[0073]

【発明の効果】以上述べたように、本発明によるOSD 装置およびこれを含んだ符号化ビデオ復号装置を用いる ことにより、多種類の符号化ビデオフォーマットに対応 した、複数のディスプレイに接続できる受信機セットを 小さな容量のフォントROMで実現できる。

【0074】また、同一のGUI制御プログラムを用いることができるため、ディスプレイサイズ、入力ビデオフォーマットに関わらず共通のGUI操作が行える受信機セットを実現することが可能できる。

【0075】従って、ディスプレイサイズ、入力ビデオフォーマットに依存しない、統一されたGUI環境をユーザに提供することができる。

【図面の簡単な説明】

【図1】本発明によるOSD装置を備えたビデオ復号装置の第1の実施例を示すブロック図である。

【図2】図1に示すRAMメモリのメモリマップの一実施例を示す構成図である。

【図3】本発明による第1の実施例のOSD画像フォーマット変換回路において水平解像度の変換を説明するための模式図である。

【図4】〇SD画像フォーマット変換回路内のフィルタ の一実施例を示すブロック図である。

【図5】垂直画素数の変換処理を説明するための模式図 である。

【図6】本発明による垂直画素数変換に使うフィルタ回路の一実施例を示すブロック図である。


【図7】本発明によるOSD画像フォーマット変換の画面構成の例を示す画面構成図である。


【図8】図8は本発明によるOSD装置を有するビデオ 復号装置の第2の実施例を示すブロック図及び画面構成 の一実施例を示す画面構成図である。

【図9】本発明によるビデオ復号装置を用いたディジタル放送受信装置の一実施例を示すブロック図である。

【符号の説明】

1…ビデオ復号装置、2…RAMのメモリ、3…マイクロコントローラ、4…RAMのメモリ、5…フォントROM、11…MPEG画像復号回路、12…復号画像フォーマット変換手段、13…OSD装置、14…メモリコントローラ、131…CLUT参照回路、132…OSD画像フォーマット変換回路、133…合成回路、134…表示回路。





フロントページの続き

(51) Int. Cl.	7 識別記号	FΙ			(参考)
HO4N	5/445	G09G	5/00	555A	
	5/46		5/36	520L	
	7/025	H O 4 N	7/08	Α	
	7/03				
	7/035				
(72)発明者	岩田憲一	(72)発明者	是枝 潛	持行	
	東京都小平市上水本町五丁目20番1号 株		神奈川県	模浜市戸塚区吉田町	「292番地 株
	式会社日立製作所システムLSI開発セン		式会社日	立製作所マルチメラ	ィアシステム
	夕内		開発本部	『内	
(72)発明者	鳥越 忍	Fターム(参	考) 5002	25 AA23 BA27 BA28	CA09 CB05
	東京都小平市上水本町五丁目20番1号 株			CB06 CB08 DA05	
	式会社日立製作所システムLSI開発セン		5006	63 DAO2 DAO3 DA13 I	EB33 EB35
	夕内			EB46	
(72)発明者	奥 万寿男		5008	82 AAO2 BAO2 BA12 I	BA27 BA41
	神奈川県横浜市戸塚区吉田町292番地 株			BB32 BB44 BB51 (CA21 CA32
	式会社日立製作所マルチメディアシステム			CA36 CA56 CA84 (
	開発本部内			DA87 MM06 MM07 I	MO9